Korean scientists succeeded in developing a 3 nanometer wide transistor, the smallest of its kind in the world.
한국의 과학자들이 세계에서 가장작은 3나노 미터 트렌지스터 개발에 성공하였다.
Dr. Choi Yang kyu's team and the National Nano Feb Center at the Korea Advanced Institute of Science and Technology said yesterday that they co developed a tiny, three dimensional transistor measuring 3 nanometers in width, scientifically dubbed a "fin field effect transistor (FinFET)."
Choi Yang Kye 박사팀과 국제 나노 센서는 협동연구로 어제 FinFET라고 명명한 3나노미터 트렌지스터를 개발했다고 말했다.
The FinFET is one of the key technologies for producing terabyte scale next generation semiconductor devices, KAIST said.
FinFET는 테라바이트 용량의 반도체 장치를 위한 핵심 기술이라고 KAIST는 말했다.
Three nanometers amounts to 1/40,000 of the width of a single hair of an adult.
3나노미터는 어른머리카락의 4만분의1길이이다.
The new transistor is based on a three dimensional structure in which a 'gate' surrounds two vertically standing 'channels.'
그 새로운 트랜지스터는 두개의 'channels'에 둘러싸인 'gate'구조로 되어있다.
The breakthrough is significant in that it expanded the boundary of silicon semiconductor technologies, according to Choi's team.
Choi의 팀에 따르면, 이 발전된 기술은 실리콘 반도체의 한계를 확장한다는것에 중요한 의미가 있다고한다.
Also, it negates the existing notion that, to make electron devices less than 5 nanometers and insert them in chips in more integrated manners, scientists have to try newer technologies - carbon nanotubes or molecular materials.
또한 이 기술은 현존하는 개념을 부정한다. 5나노미터보다 더 작은 전기적 장치를 만들고 그 것들을 더욱더 정확한 방법으로 칩안에 넣기위해 과학자들은 탄소 나노 튜브 나 분자 단위의 물질의 사용이라는 새로운 기술을 시도해 봐야만 했다.
The discovery, however, proves that the traditional silicon integration theory - commonly called "Moore's Law" - which was defined in 1965 by one of Intel's co founders, Gordon Moore, will be viable for the next 20 years, KAIST said.
KAIST에서 말하길, 이 발견은 전통적인 실리콘 통합 이론(무어의 법칙)을 증명하는것이다.
무어의 법칙이란 1965년에 인텔의 개발자인 고든무어에 의해 정의되었고 앞으로 20년간 유효할것이라고 했다.
Moore's Law states that the number of transistors on a chip doubles every two years.
무어의 법칙은 "매2년마다 칩의 트렌지스터수는 배로 증가할것이다" 이다.
About two years ago, Japan's Nippon Electronics Corporation had developed "4 nanometer wide transistors in the standard two dimensional flat device structure." But NEC's devices have some weaknesses, including a relatively large amount of electric leakage and insufficient electricity flows.
2년전 일본의 니폰 전기협회는 4나노미터 트랜지스터를 개발했었다. 그러나 그것은 단점이있었는데 그것은 많은 전기적소모와 부족한 전기흐름이다.
The new transistor is expected to be embedded within processors, terabyte level dynamic random access memory, static random access memory and flash memory, as well as being used for portable internet platforms, video conferences and wearable computers, KAIST said.
그 새로은 트렌지스터는 프로세서에 적용할수 있을 것으로 예상되고 테라바이트 레벨의 DRAM과 SRAM, 플레쉬 메모리 그리고 휴대용 장치, 영상, 착용할수 있는 컴퓨터 등에 사용할수 있을 것이라고 KAIST는 말하고 있다.
Also, if applied to microprocessors, the nano device will enhance their processing speed 25 times, well above 100GHz.
또한 마이크로프로세서에 적용된다면 이 나노장치는 프로세싱 속도를 25배나 높일수 있다.
"If we assume that an annual growth rate of the semiconductor market is 7 percent, the financial value of the semiconductor market will reach 480 trillion won by 2015. In the market, 3 nanometer, three dimensional transistors are expected to account for 35 percent," an official of the Ministry of Science and Technology said.
만약 반도체시장의 증가율일 매년 7퍼센트라고 가정한다면, 반도체시장의 가치는 2015년에는 480조원에 이를 것이다. 이 시장에서 3나노미터 트렌지스터 시장은 35퍼센트로 예측된다고 과학기술 재단은 말하고 있다.
"The technology will give us a competitive edge for a better position in the global semiconductor market," he said.
이 기술은 세계 반도체 시장에서 우리의 위치를 더욱 좋게 만들어 줄것이다.
The team's achievement will be published at the Symposium on VLSI (very large scale integrated circuits) Technology forum to be held in Hawaii, the United States, on June 13, 2006.
그 팀의 성공은 2006 6월 13일 미국 VLSI심포지엄에서 발표될 예정이다.
(siyoungh@heraldm.com)
출처:http://www.koreaherald.co.kr/SITE/data/html_dir/2006/03/15/200603150040.asp
모르는단어: scientifically significant negates molecular materials viable achievement competitive financial portable
